2011年04月自学考试02318《计算机组成原理》真题及答案

（课程代码：02318）

一、单项选择题(本大题共15小题，每小题2分，共30分)

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选多选或未选均无分。

1.定点小数的补码表示范围是( C )

A.-1+2-n≤X≤1-2-n B.-1+2-n≤X≤1+2-n

C.-1≤X≤1-2-n D.-1≤X≤1+2-n

2.若十进制数为-80，则其对应的8位补码[X]补为( B )

A.11010000 B.10110000

C.10101111 D.01010000

3.在计算机中磁盘存储器一般用作( C )

A.主存 B.高速缓存

C.辅存 D.只读存储器

4.为了减少指令中的地址个数，采用的有效办法是( D )

A.寄存器寻址 B.立即寻址

C.变址寻址 D.隐地址

5.组合逻辑控制器与微程序控制器相比( B )

A.组合逻辑控制器的时序系统比较简单

B.微程序控制器的时序系统比较简单

C.两者的时序系统复杂程度相同

D.微程序控制器的硬件设计比较复杂

6.采用双符号位表示带符号数时，发生正溢的特征是双符号位为(

A.00 B.0l

C.10 D.11

7.若八进制数为52，则其对应的十进制数为( C )

A.52 B.44

C.42 D.32

8.二进制补码定点小数1.101表示的十进制数是( C )

A.+1.625 B.-0.101

C.-0.375 D.-0.625

9.用1K×4的存储芯片组成4KB存储器，需要几片这样的芯片?(

A.8片 B.4片

B ) A )

C.2片

10.一地址指令是指( C )

A.只能对单操作数进行加工处理

B.只能对双操作数进行加工处理

C.既能处理单操作数也能处理双操作数

D.必须隐含提供另一个操作数

11.微程序存放在( C )

A.堆栈存储器中

C.控制存储器中

12.CPU响应DMA请求的时间是( B )

A.必须在一条指令执行完毕时

C.可在任一时钟周期结束时

13.在同步控制方式中( A )

A.每个时钟周期长度固定

C.每个工作周期长度固定

14.CPU响应中断请求( C )

A.可在任一时钟周期结束时

C.可在一条指令结束时

15.串行接口是指( B )

A.接口与系统总线之间为串行传送

C.接口的两侧都为串行传送 D.1片 B.主存储器中 D.辅助存储器中 B.必须在一个总线周期结束时 D.在判明没有中断请求之后 B.各指令的时钟周期数不变 D.各指令的工作周期数不变 B.可在任一总线周期结束时 D.必须在一段程序结束时 B.接口与外设之间为串行传送 D.接口内部只能串行传送

二、名词解释题(本大题共3小题，每小题3分，共9分)

16.堆栈指针

堆栈中用来保存最后进入的数据的位置信息（即栈顶位置）的地址寄存器称为堆栈指针，简称SP。

17.硬连线控制器

硬连线控制器采用组合逻辑电路，根据不同的指令在不同的时钟周期产生不同的操作控制信号，协调各个部件之间的操作，它主要用在高速或简单计算机中。

18.并行传输

用并行方式传输二进制信息时，对每个数据位都需要采用单独的一条传输信号线，多个数据位同时进行传输，一次可以完成若干数据位的传输。

三、简答题(本大题共6小题，每小题5分，共30分)

19.与转子指令相比，中断方式的主要特点是什么？试举两列说明。

具有随机性

例1、有意调用，随机请求与处理的事件，如调用打印机；

例2、随机发生的事件，如处理故障或按键。

20.什么是DMA方式？在DMA的预处理阶段，由CPU执行输入输出指令来完成哪些操作？ DMA方式是指直接依靠硬件实现主存与I/O间的数据传送，传送期间不需CPU程序干预， 测试外围设备状态，向DMA接口的外设地址寄存器中送入外设号并启动外设，同时向内存地址寄存器中送入骑士地址，向长度计数器中送入交换的数据个数。

21.高速缓存Cache用来存放什么内容？设置它的主要目的是什么？

Cache中存放当前活跃的程序和数据，作为主存活跃区的副本，设置它的主要目的是解决CPU与主存之间的速度匹配。

22.试解释采用存储器间接寻址方式读取操作数的过程。

在存储器间接寻址方式下，指令的地址码是一个存储器地址，根据这个地址从存储器中读取的时操作数的地址，再根据这个操作数据的地址从存储器中读出操作数。

23.简述I/O指令对外设的统一编址和单独编址的两种编址方式。

在统一编址方式中，外围设备中的控制寄存器、数据寄存器和状态寄存器被视为与内存单元一样，将它们和内存单元联合在一起编排地址，在单独编址方式中，为外围设备的每个寄存器分配端口地址，它们与内存地址相互独立，互不干扰。

24.试说明一条访存指令的执行过程。

访存指令的执行包括以下5个阶段；

1、取指令

2、指令译码

3计算机地址

4、访问存储器

5、写回

四、简单应用题(本大题共2小题，每小题9分，共18分)

25.用Booth算法计算2×（-4）的4位补码乘法运算，要求写出其运算过程。

26.设计算机的CPU数据通路及其与存储器的连接结构如题26图所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器，AB为地址总线，DB为数据总线，CB为控制总线。试写出指令LOAD R1，(R2)的执行流程。指令功能为数据传送操作，其中，R1为采用寄存器寻址的目的操作数，(R2)为采用寄存器间接寻址的源操作数。

五、存储器设计题(本大题共1小题，13分)

27.用2K×l6位／片的存储芯片构成16K×l6位的存储器，地址线为A15(高)～A0(低)。 问：(1)需要几片这种存储芯片?

(2)存储器共需要几位地址线?是哪几位地址线?

(3)加至各芯片的地址线是哪几位?

(4)用于产生片选信号的地址线是哪几位(译码法）?